JP5110389

Title: STATIC FLIP-FLOP CIRCUIT

Abstract:

PURPOSE:To ensure the operating margin at a low speed without losing high speed performance and to reduce the power consumption. CONSTITUTION:Resistors R21, R22 are connected to collectors of transistors(TRs) Q41, Q42 being data read differential pairs in a master circuit 1 and load resistors RL1, RL2 are connected to collectors of TRs QL1, QL2 being data latch differential pairs, resistors R23, R24 are connected to collectors of TRs Q43, Q44 being data latch differential pairs in a slave circuit 2 and load resistors RL3, RL4 are connected to collectors of TRs QL3,QL4 being data latch differential pairs.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-110389

(43)公開日 平成5年(1993)4月30日

(51) Int.Cl.5

識別配号

庁内整理番号

FΙ

技術表示箇所

H 0 3 K 3/289

A 7328-5 J

審査請求 未請求 請求項の数3(全12頁)

/91	١	出題報告	1
121	•	an Ruas 7	₹

特願平3-295155

(22)出顧日

平成3年(1991)10月15日

(71)出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72) 発明者 村田 浩一

東京都千代田区内幸町1丁目1番6号日本

電信電話株式会社内

(72)発明者 鈴木 正雄

東京都千代田区内幸町1丁目1番6号日本

電信電話株式会社内

(72)発明者 大畑 正信

東京都千代田区内幸町1丁目1番6号日本

電信電話株式会社内


(74)代理人 弁理士 福森 久夫

(54) 【発明の名称】 スタテイツク型フリツプフロツプ回路

(57) 【要約】

【目的】 本発明は、高速性を失わずに低速での動作余裕を確保し、かつ、低消費電力化を可能にしたフリップフロップ回路を提供することを目的とする。

【構成】 マスター回路1では、データ読み込み用差動対たるトランジスタQ41、Q42のコレクタには抵抗R21、R22が接続され、データ保持用差動対たるトランジスタQL1、QL2のコレクタには負荷抵抗RL1、RL2が接続され、スレープ回路2では、データ読み込み用差動対たるトランジスタQ43、Q44のコレクタには抵抗R23、R24が接続され、データ保持用差動対たるトランジスタQL3、QL4のコレクタには負荷抵抗RL3、RL4が接続された構成となっている。



1

【特許請求の範囲】

【請求項1】 マスター回路とスレーブ回路とを備え、 前記マスター回路は、一対のトランジスタにより構成さ れたデータ読み込み用の第1の差動対、及び一対のトラ ンジスタにより構成されたデータ保持用の第2の差動対 から成る第1の上段回路を有し、前記スレープ回路は、 一対のトランジスタにより構成されたデータ読み込み用 の第3の差動対、及び一対のトランジスタにより構成さ れたデータ保持用の第4の差動対から成る第2の上段回 路を有し、一方、クロック信号の第1及び第2の信号状 10 態を入力する第1及び第2の下段回路を有し、前記クロ ック信号が前配第1の信号状態から第2の信号状態へ移 行したとき、前配第1の差動対及び前記第4の差動対を 作動させて従前の第1の出力状態を保持し、前記クロッ ク信号が前配第2の信号状態から第1の信号状態へ移行 したとき、前記第2の差動対及び前記第3の差動対を作 動させて第2の出力状態を得るようにしたスタティック 型フリップフロップ回路において、前記第1乃至第4の 差動対を構成する各一対のトランジスタには、夫々各別 の負荷抵抗が設けられたことを特徴とするスタティック 20 型フリップフロップ回路。

【請求項2】 請求項1において、マスター回路の第2 の差勤対及びスレープ回路の第4の差動対を構成する各一対のトランジスタは、夫々のエミッタが共通に接続されており、該共通に接続されたエミッタの各々には、電流源用トランジスタが夫々接続されていることを特徴とするスタティック型フリップフロップ回路。

【請求項3】 請求項1において、第1の下段回路は、 夫々のエミッタが共通に接続された一対のA、Bのトランジスタにより構成され、第2の下段回路は、夫々のエ 30 ミッタが共通に接続された一対のC、Dのトランジスタ により構成され、前記Aのトランジスタのコレクタは第 1の差動対を構成する一対のトランジスタの共通に接続 されたエミッタに接続され、前記Bのトランジスタの レクタは第3の差動対を構成する一対のトランジスタの 共通に接続されたエミッタに接続され、前記Cのトランジスタの 共通に接続されたエミッタに接続され、前記Cのトランジスタのコレクタは第2の差動対を構成する一対のトランジスタのコレクタは第4の差動対を構成する 一対のトランジスタのコレクタは第4の差動対を構成する 一対のトランジスタの共通に接続されたエミッタに接続 40 されていることを特徴とするスタティック型フリップフロップ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に あってスタティック動作をおこなうフリップフロップ回 路の改良に関するものである。

[0002]

【従来の技術】従来のスタティック型フリップフロップ Q、Q (パー) にはクロック回路としては、例えば図7に示す第1の従来例のよう 50 周波数の信号が出力される。

に、ECL基本回路を用いたものが知られている。

2

【0003】図中Q1~Q18はパイポーラトランジスタ、R1~R10は抵抗、GNDはグランド端子、VEEは電源端子、VCSは定電流源端子である。CKはクロック信号入力端子、CKにパーを付したもの(以下「CK(パー)」と表す)はクロック補信号入力端子、Qは真信号出力端子、Qにパーを付したもの(以下「Q(パー)」と表す)は補信号出力端子である。

【0004】前記第1の従来例に係るフリップフロップ回路は、マスター回路9については、2組の上段の差動対(データ読み込み用差動対たるトランジスタQ1、Q2、及びデータ保持正帰還差動対たるトランジスタQ3、Q4)、1組の下段の差動対(トランジスタQ5、Q6)、データ読み込み用差動対及びデータ保持正帰還差動対に共通の負荷抵抗R1、R2により大略構成され、スレープ回路10については、該マスター回路9と同じ回路構成になっており、前記スレープ回路10の出力がマスター回路9の入力に帰還されるように接続されている。ここで、本フリップフロップ回路はディジタル動作を行うので、その最高動作周波数は1/2tpd(tpdはマスター回路およびスレープ回路の伝搬遅延時間)で制限されることになる。

【0005】なお、本従来例では、マスター回路9のトランジスタQ3、Q4の信号レベル変換、及び次段のスレープ回路10のトランジスタQ10、Q11を駆動する際の駆動能力強化のために、グランドGNDと電源端子VEE間にエミッタフォロア回路(トランジスタQ8、抵抗R6、及びトランジスタQ9、抵抗R7)が接続されている。

7 【0006】また、第2の従来例として、図8に示すようなものが知られている(特願平3-207048)。本第2の従来例は、下段の差動対をトランジスタQ25、Q26、及びトランジスタQ35、Q36で構成する点が前記第1の従来例と異なっており、図7の場合に比べて回路動作が高速化できるようになっている。

【0007】前記第2の従来例の回路構成では、データ保持用正帰還差動対(マスター回路11については、トランジスタQ31、Q32から成る差動対、スレーブ回路12についてはトランジスタQ33、Q34から成る差動対)については、上記第1の従来例に比べれば、その動作電流の低下、およびトランジスタサイズの縮小、各差動対のミラー容量の低減を図ることができ、上記伝搬遅延時間tpdの短縮、ひいては高速動作も行える。

【0008】図2は、上記第1及び第2の従来例の回路動作を示す信号波形図を示すものであり、出力端子Q、Q(パー)から出力される信号は、クロック信号がhighレベルから10Wレベルに変化するときに反転する。従って、該クロック信号の入力により、出力端子Q、Q(パー)にはクロック周波数を1/2に分周した周波数の信号が出力される。

[0009]

【発明が解決しようとする課題】しかしながら、上記従 来例の回路構成によれば、データ保持用正帰還差動対 (トランジスタQ31、Q32、及びトランジスタQ3 3、Q34から成る差動対)の動作電流は、データ読み 込み用負荷抵抗R1、R2に支配されるので小さくな り、該差動対の利得も小さくなり、その結果、回路のデ ータ保持時間が長い場合、換言すれば回路が低速で動作 する際には、動作余裕が小さくなるという問題があっ

【0010】また、上記従来例の回路構成においては、 消費電流を小さくした場合、論理振幅を確保するために 負荷抵抗が大きくなり、動作速度が低下するという問題 があった。

【0011】本発明は、上記従来技術の課題を解決する べくなされたものであり、高速性を失わずに低速での動 作余裕を確保し、しかも、低消費電力化を可能にしたフ リップフロップ回路を提供することを目的とするもので ある。

[0012]

【課題を解決するための手段】本発明は、上記目的を達 成するために、データ読み込み用差動対とデータ保持用 差動対の負荷抵抗を分離し、データ読み込み用差動対と データ保持用差動対の利得を別個に設定できる回路構成 としたものである。

[0013]

【作用】データ読み込み用差動対に接続される負荷抵抗 とデータ保持用正帰還差動対に接続される負荷抵抗とは 互いに分離された状態で設けられているので、夫々の差 動対の動作電流に応じて当該負荷抵抗を調整することが 30 でき、各々の差動対の利得を各別に制御することが可能 となる。従って、回路動作の高速化を図るべくデータ保 持用正帰還差動対の動作電流を小さくした場合でも、負 荷抵抗を大きくすることによりデータ保持用差動対の出 力電圧を十分大きくすることができ、低速動作時の動作 余裕を大きくすることができる。また、両差動対の負荷 抵抗を分離する構成としているので、信号レベル変換お よび次段のトランジスタを駆動する際の駆動能力強化の ために用いられるグランドおよび電源端子間に接続され 略した分だけ低消費電力化が可能となる。

[0014]

【実施例】図1は、本発明の第1の実施例を示すもので ある。本実施例に係るフリップフロップ回路は、マスタ 一回路1とスレーブ回路2により構成される。そして、 前記マスター回路1は、一対のトランジスタQ41、Q 42により構成されたデータ読み込み用の第1の差動 対、及び一対のトランジスタQL1、QL2により構成 されたデータ保持用の第2の差動対から成る第1の上段 トランジスタQ41、Q42には、各々のコレクタに夫 々エミッタフォロア回路を構成するトランジスタQF 1、及び抵抗R21と、トランジスタQF2、及び抵抗 R22が接続され、前配第2の差動対を構成するトラン ジスタQL1、QL2には、夫々のコレクタに負荷抵抗 RL1、RL2が接続されている。なお、本実施例及び 以下の各実施例においてトランジスタはパイポーラに係 るものである。

【0015】また、前記スレープ回路2は、前記スレー 10 プ回路1と同様に構成されており、一対のトランジスタ Q43、Q44により構成されたデータ読み込み用の第 3の差動対、及び一対のトランジスタQL3、QL4に より構成されたデータ保持用の第4の差動対から成る第 2の上段回路を有している。前記第3の差動対を構成す る一対のトランジスタQ43、Q44には、各々のコレ クタにエミッタフォロア回路のトランジスタQF3、及 び抵抗R23と、トランジスタQF4、及び抵抗R24 が夫々接続され、前記第4の差動対を構成するトランジ スタQL3、QL4には、夫々のコレクタに負荷抵抗R 20 L3、RL4が接続されている。

【0016】一方、クロック信号の真信号入力端子CK には、トランジスタQ45、QL6のベースが接続され ており、該クロック信号の補信号入力端子CK(パー) には、トランジスタQ46、QL5のペースが接続され ている。前記トランジスタQ45、Q46は、各エミッ タが共通に接続され、前記トランジスタQL5、QL6 は、各エミッタが共通に接続されている。

【0017】また、前記トランジスタQ45のコレクタ は前記第1の差動対のトランジスタQ41、Q42の共 通エミッタに接続され、前記トランジスタQL5のコレ クタは前記第2の差動対のトランジスタQL1、QL2 の共通エミッタに接続されている。同様に、前記トラン ジスタQ46のコレクタは前記第3の差動対のトランジ スタQ43、Q44の共通エミッタに接続され、前記ト ランジスタQL6のコレクタは前記第2の差動対のトラ ンジスタQL3、QL4の共通エミッタに接続されてい る。

【0018】ここで、前配一対のトランジスタQ45、 Q46は、第1の下段回路たる差動対を、前記一対のト るエミッタフォロア回路を省略することができ、その省 40 ランジスタQL5、QL6は、第2の下段回路たる差動 対を構成している。

> 【0019】前記第1の差動対のトランジスタQ41の コレクタは第2の差動対のトランジスタQL1のペー ス、及び第3の差動対のトランジスタQ43のペースに 接続され、第1の差動対のトランジスタQ42のコレク タは第2の差動対のトランジスタQL2のベース、及び 第3の差動対のトランジスタQ44のベースに接続され ている。

【0020】前配第2の差動対のトランジスタQL1、 回路を有している。前記第1の差動対を構成する一対の 50 QL2の各コレクタはトランジスタQF2のペース、ト ランジスタQF1のペースに夫々接続され、前記第4の 差動対のトランジスタQL3、QL4の各コレクタはト ランジスタQF4のペース、トランジスタQF3のペー スに夫々接続されている。

【0021】なお、前配スレープ回路2のトランジスタ Q43、Q44の各コクレタには、出力端子Q、Q(バ ー)が夫々接続され、前記マスター回路1のトランジス タQ41、Q42の各ペースには、夫々出力端子Q、Q (パー) が接続されている。

【0022】他方、前配第1の下段回路の差勤対のトラ 10 ンジスタQ45、Q46の共通エミッタは定電流源用ト ランジスタQ47のコレクタに接続され、前記第2の下 段回路の差動対のトランジスタQL5、QL6の共通エ ミッタは定電流源用トランジスタQL7のコレクタに接 続されている。

【0023】なお、トランジスタQ47、QL7の各ペ ースは定電流源端子VCSに接続され、各エミッタに接 続される抵抗R25、R26は電源端子VEEに接続さ れており、また、前記トランジスタQF1~QF4のコ レクタ、及び負荷抵抗RL1~RL4はグランド端子G 20 NDに接続されている。

【0024】次に、上記のように構成された本第1の実 施例の回路動作につき説明する。

【0025】本回路動作を説明する前に、図1の回路に おいて、クロック信号が10wレベルの場合であって出 カ端子Q、Q(パー)に夫々highレベル(以下H信 号と称する)、 lowレベル (以下し信号と称する) の 信号が出力されているときを始状態とする。

【0026】かかる始状態において、まず、前記クロッ ク信号がlowレベルからhighレベルになるとトラ 30 ンジスタQ45がオン状態となり、マスター回路1のデ ータ読み込み用の第1の差動対が動作状態となるので、 トランジスタQ41、Q42のベースに出力端子Q(バ ー)、QからL信号、H信号が夫々入力され、トランジ スタQ41、Q42のコレクタには各ペースへの入力信 号の反転信号であるH信号、L信号が夫々出力される。

【0027】一方、前配始状態におけるスレープ回路2 では、トランジスタQL6がオン状態となり、データ保 持用の第4の差動対が動作状態となるので、トランジス タQL3、QL4のベースにH信号、L信号が入力さ 40 る。 れ、トランジスタQL3、QL4のコレクタに各ペース への入力信号の反転信号であるL信号、H信号が夫々出 力される。

【0028】該L信号又はH信号は、エミッタフォロア 回路たるトランジスタQF4、抵抗R24、又はトラン ジスタQF3、抵抗R23を夫々介して伝播し、前記出 カ端子Q、Q(パー)にH信号、L信号が正帰還され、 該出力端子Q、Q(パー)は、前記始状態におけるクロ ック信号が10Wレベルのときの状態を夫々保持する。

ベルから 10 wレベルになると、マスター回路 1 では、 データ保持用の第2の差動対が動作状態となるので、ト ランジスタQ41、Q42のコレクタに出力されていた H信号、L信号はトランジスタQL1、QL2のベース

6

に夫々入力され、トランジスタQL1、QL2のコレク 夕にはそのペースへの入力信号の反転信号であるL信 号、H信号が夫々出力される。

【0030】該し信号又はH信号は、エミッタフォロア 回路たるトランジスタQF2、抵抗R22、又はトラン ジスタQF1、抵抗R21を夫々伝播し、マスター回路 1の出力であるトランジスタQ41、Q42のコレクタ にH信号、L信号が正帰還されクロック信号がh1gh レベルのときの状態を保持する。

【0031】一方、スレープ回路2ではデータ読み込み 用の第3の差動対が動作状態となり、トランジスタQ4 3、Q44のペースにH信号、L信号が入力され、出力 端子Q、Q(パー) (換言すれば、トランジスタQ4 3、Q44のコレクタ)にはそのベースへの入力信号の 反転信号であるし信号、H信号がそれぞれ出力される。

【0032】以上のように、出力端子Q、Q(パー)の 出力状態は、クロック信号がhighレベルからlow レベルに変化するときに反転する。

【0033】上記回路動作を繰り返すことにより前記出 カ端子Q、Q(バー)には、図2に示すような入力クロ ック周波数の1/2に分周された周波数を有する信号が 出力される。

【0034】本回路構成ではデータ読み込み用の差動対 (第1又は第3の差動対)と、データ保持用の差動対 (第2又は第4の差動対)の電流パス及び負荷抵抗は独 立したものとなっている。

【0035】その結果、データ保持用差動対の動作電流 及びトランジスタサイズを従来例に比べてさらに小さく することができ、データ保持に必要な時間を短縮して回 路を高速化できる。さらに、データ保持用差動対の負荷 抵抗RL1、RL2のみを大きくすることができ、低速 動作時の動作余裕を大きくすることが可能である。

【0036】さらに、従来回路で必要とされていたグラ ンドと電源端子間に接続されるエミッタフォロア回路が 省略されるためにその分だけ低消費電力化が可能とな

【0037】図3は、本発明の第2の実施例を示すもの である。本実施例は、データ保持用の第2の差動対たる トランジスタQL11、及びQL12の共通エミッタに トランジスタQL15、及び抵抗R36から成る定電流 源、及び第4の差動対たるトランジスタQL13、及び QL14の共通エミッタにトランジスタQL16及び抵 抗R37から成る電流源を接続する構成としたものであ る。本回路構成の場合、データ保持用差動対(第2及び 第4の差動対) は常に動作状態であるが、回路動作は上 【0029】次に、前記クロック信号が前記highレ 50 記第1の実施例と同様である。

【0038】図4は、本発明の第3の実施例に係るフリ ップフロップ回路を示すものである。本実施例は、マス ター回路 5 におけるデータ読み込み用の第1の差動対 (トランジスタQ61、Q62)の共通エミッタにトラ ンジスタQ65のコレクタを、データ保持用の第2の差 動対(トランジスタQL21、QL22の共通エミッ タ) にトランジスタQ66のコレクタを接続し、スレー プ回路6におけるデータ読み込み用の第3の差動対(ト ランジスタQ63、Q64)の共通エミッタにトランジ スタQ67のコレクタを、データ保持用の第4の差動対 10 (トランジスタQL23、QL24の共通エミッタ) に トランジスタQ68コレクタを接続する構成したもので ある。

【0039】すなわち、トランジスタQ65、及びQ6 6、並びにQ67、及びQ68により第1及び第2の下 段回路を構成するようにしたものである。本実施例の回 路動作も上記第1の実施例と同様である。

【0040】本実施例の場合、データ読み込み用差動対 (第1の差動対又は第3の差動対) とデータ保持用差動 対 (第2の差動対又は第4の差動対) の動作電流は等し 20 く、データ保持用差動対の動作電流を小さくできない が、QL21~QL24のトランジスタサイズを小さく することができるので、回路動作を高速化することがで きる。

【0041】図5は、本発明の第4の実施例を示すもの である。本実施例は上記第1の実施例において、データ 保持用第2の差動対のトランジスタQL31、QL32 の共通エミッタにトランジスタQL38、及び抵抗R5 7から成る定電流源、並びに第4の差動対のトランジス タQL33、QL34の共通エミッタにトランジスタQ 30 L39及び抵抗R58からなる定電流源を付加接続する 構成としたものである。本実施例の回路動作も上記第1 の実施例と同様である。

【0042】本実施例の場合、上記第1の実施例と比べ た場合、データ保持用差動対が完全に非動作状態になる ことがないため低速動作時の動作余裕を更に大きくでき るという利点がある。

【0043】以上の実施例ではトランジスタとしてパイ ポーラトランジスタを用いた例について述べたが、本回 路構成はFETを用いても実現可能である。また、フリ 40 QL3、QL4 トランジスタ(第4の差動対)、 ップフロップ回路として分周動作が可能なT型フリップ フロップ回路の例について述べたが、スレープ回路の出 カがマスター回路の入力に帰還されていない、D型フリ ップフロップ回路についても本回路構成が適用可能であ

ることはもちろんである。

【0044】図6は、従来例に係るフリップフロップ回 路と上記第1の実施例に係るフリップフロップ回路につ いて、その動作周波数範囲及び消費電力と、データ読み 込み用差動対の動作電流とデータ保持用差動対の動作電 流の比との関係のシミュレーション結果を示したもので ある。同図に示すように、本発明に係るフリップフロッ プ回路はデータ保持用差動対の動作電流を小さく設定し ても低速での動作が安定であることが理解できる。ま た、本発明に係る回路の消費電力は従来例の回路に比べ て約1/3から1/5程度に減少しており、低消費電力 化という所期の目的を達成できたことが理解できる。

8

[0045]

【発明の効果】本発明によるスタティック型フリップフ ロップ回路は、データ読み込み用差動対の負荷抵抗とデ ータ保持用差動対の負荷抵抗を分離した構成とすること により、各々の差動対の利得を別個に設定することがで き、回路動作の高速性を損なうことなく低速動作時の動 作余裕を確保できる一方、低消費電力化を実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す回路図である。

【図2】本実施例に係るフリップフロップの回路動作を 説明するための信号波形図である。

【図3】本発明の第2の実施例を示す回路図である。

【図4】本発明の第3の実施例を示す回路図である。

【図5】本発明の第4の実施例を示す回路図である。

【図6】動作周波数範囲および消費電力と、データ読み 込み用差動対とデータ保持用差動対の両動作電流の比の 関係を示す図である。

【図7】従来のスタティック型フリップフロップ回路の 第1の例を示す回路図である。

【図8】従来のスタティック型フリツプフロップ回路の 第2の例を示す回路図である。

【符号の説明】

1、3、5、7 マスター回路、

2、4、6、8 スレープ回路、

Q41、Q42 トランジスタ(第1の差動対)、


QL1、QL2 トランジスタ (第2の差動対)、

Q43、Q44 トランジスタ(第3の差動対)、


RL1、RL2、RL3、RL4 負荷抵抗、

Q45、QL5、Q46、QL6 トランジスタ(下段 回路)。










[図6]




が発明による回路 動作範囲

----- 従来国路の消費電力

---- **本発明**による図路の 消費**電**力



【図3】



(図4)

